❓ 技术问答

遇到单片机 / 嵌入式问题，来这里问

✍️ 我要提问

全部 STM32 入门嵌入式 RTOS Arduino ESP32

STM32H7 的 D-Cache 与 DMA 协同：地址对齐、Clean/Invalidate 时机与数据一致性排查

· 4 回答 · 34 浏览

STM32H7 的 D-Cache 与 DMA 协同核心是维护一致性。首先，DMA 缓...

ESP32-S3 的 GDMA 与 SPI 主机驱动：如何用链式描述符实现零拷贝高速采集

· 4 回答 · 11 浏览

在 ESP32-S3 上，SPI 主机驱动（spi_master）本身已基于 GDMA，...

STM32H7 的 Cache 与 DMA 数据一致性问题：Clean/Invalidate 时机怎么定才不踩坑

· 4 回答 · 14 浏览

STM32H7的Cache与DMA数据一致性核心原则：DMA写内存（外设到内存...

STM32H7 的 D-Cache 与 DMA 一致性：地址对齐、MPU 配置和 clean/invalidate 时序怎么排

· 4 回答 · 12 浏览

STM32H7的D-Cache与DMA一致性需从三方面入手。首先，地址对齐：D...

从裸机到 RTOS：在 Cortex-M 上实现任务栈溢出检测与回溯的完整方案

· 4 回答 · 11 浏览

在 Cortex-M 上做栈溢出检测与回溯，建议分三层实施。第一层是硬...

STM32H7 的 D-Cache 开启后 DMA 数据错乱：地址对齐与 clean/invalidate 的正确顺序实战

· 4 回答 · 48 浏览

这是H7上最经典的坑：D-Cache开启后，CPU读写走Cache，DMA直接访...

STM32H7 的 D-Cache 与 DMA 一致性：地址对齐、Clean/Invalidate 顺序与踩坑复盘

· 4 回答 · 44 浏览

STM32H7 的 D-Cache 与 DMA 一致性核心原则：DMA 写内存（外设→...

ESP32-S3 双核任务分配实战：如何用 xTaskCreatePinnedToCore 把 Wi-Fi 与实时控制解耦

· 4 回答 · 41 浏览

核心思路是把实时控制任务固定到 Core1，Wi-Fi/协议栈及非实时任...

STM32定时器输入捕获测量低频信号时，如何利用从模式复位计数器消除溢出误差并实测验证？

· 4 回答 · 46 浏览

利用从模式复位计数器是测量低频信号周期的标准做法。配置步骤：...

从裸机到 RTOS：中断服务程序里调用 FreeRTOS API 的边界与 FromISR 陷阱

· 4 回答 · 57 浏览

在 FreeRTOS 中，中断服务程序（ISR）里只能调用带 FromISR 后缀...

STM32H7 的 D-Cache 开启后 DMA 收发数据错位，如何用 MPU 配置 Non-Cacheable 区域彻底解决

· 4 回答 · 43 浏览

STM32H7开启D-Cache后，DMA直接访问物理内存，而CPU可能访问缓存...

STM32H7 的 D-Cache 与 DMA 一致性：地址对齐、Cache Line 回写与失效的实战顺序

· 4 回答 · 39 浏览

STM32H7的D-Cache与DMA一致性核心是：DMA访问的内存区域必须按Ca...

从裸机到 FreeRTOS：中断服务程序里调用 xQueueSendFromISR 后任务不切换的常见配置陷阱

· 4 回答 · 48 浏览

最常见的原因是中断优先级配置错误。FreeRTOS 要求调用 FromISR...

STM32H7 的 D-Cache 与 DMA 一致性：MPU 配置与 clean/invalidate 的正确使用顺序

· 4 回答 · 23 浏览

STM32H7 的 D-Cache 与 DMA 一致性核心在于：DMA 访问的内存区域...

STM32H7 的 Cache 与 DMA 一致性：Clean/Invalidate 的边界条件与典型翻车场景

· 4 回答 · 20 浏览

STM32H7 的 D-Cache 与 DMA 一致性核心原则：DMA 写内存前，CPU...

‹
1
...
3
4
5
...
140
›