❓ 技术问答

遇到单片机 / 嵌入式问题，来这里问

✍️ 我要提问

全部 STM32 入门嵌入式 RTOS Arduino ESP32

ESP32-S3 双核下把 Wi-Fi 任务固定在 Core0、应用固定在 Core1 的实测收益与踩坑

· 4 回答 · 41 浏览

ESP32-S3 双核把 Wi-Fi 任务固定 Core0、应用固定 Core1 是常见...

STM32H7 的 D-Cache 与 DMA 冲突导致数据错乱：如何用 MPU 配置 Non-Cacheable 区域并验证一致性

· 4 回答 · 30 浏览

STM32H7 的 D-Cache 与 DMA 冲突本质是 Cache 与内存视图不一致...

STM32H7 的 D-Cache 与 DMA 冲突排查：从数据错乱到 MPU 配置的完整定位路径

· 4 回答 · 23 浏览

排查D-Cache与DMA冲突，按以下路径定位：1. 确认现象：DMA传输后...

STM32H7 的 D-Cache 与 DMA 数据不一致：地址对齐、Cache Line 与 Clean/Invalidate 的实战处理

· 4 回答 · 23 浏览

STM32H7的D-Cache与DMA不一致是经典问题。核心原则：DMA写内存前...

STM32H7 的 D-Cache 开启后 DMA 数据错乱：Cache 一致性维护的三种正确做法与性能代价对比

· 4 回答 · 18 浏览

STM32H7开启D-Cache后DMA数据错乱，本质是CPU与DMA看到的内存视...

ESP32-S3 双核下用 FreeRTOS 任务通知替代队列传递传感器数据，延迟能压到多少

· 4 回答 · 57 浏览

任务通知（Task Notification）本质是直接写目标 TCB 的 ulNotif...

STM32H7 的 D-Cache 与 DMA 数据一致性：地址对齐、Cache Line 回写与失效的实操顺序

· 4 回答 · 55 浏览

STM32H7的D-Cache与DMA数据一致性核心在于Cache Line（32字节）...

ESP32-S3 双核下把 Wi-Fi 任务固定到 Core0、应用逻辑放 Core1 的实践与延迟评估

· 4 回答 · 52 浏览

在 ESP32-S3 双核上，将 Wi-Fi 任务固定到 Core0、应用逻辑放 Co...

STM32 HAL库中__weak函数被覆盖后仍调用原始实现的链接陷阱与验证方法

· 4 回答 · 59 浏览

这是HAL库典型的弱符号覆盖陷阱。HAL中如HAL_GPIO_EXTI_Callback...

从裸机到 RTOS：在 Cortex-M 上实现任务栈溢出检测的三种可靠手段对比

· 4 回答 · 55 浏览

在 Cortex-M 上做栈溢出检测，最可靠的是硬件 MPU 方案：给每个...

STM32H7 的 D-Cache 开启后 DMA 接收数据出现随机错误：地址对齐与 clean/invalidate 时序怎么排？

· 4 回答 · 52 浏览

STM32H7 的 D-Cache 与 DMA 共存时，核心矛盾是缓存一致性和对齐...

STM32H7 的 DCache 与 DMA 缓冲区一致性：地址对齐、Clean/Invalidate 时机与踩坑复盘

· 4 回答 · 49 浏览

STM32H7的DCache与DMA一致性核心是：DMA外设不经过Cache直接访问...

STM32H7 的 D-Cache 开启后 DMA 接收数据错位：地址对齐与 clean/invalidate 时序怎么排？

· 4 回答 · 51 浏览

STM32H7 开启 D-Cache 后，DMA 接收数据错位通常源于两个问题：...

STM32H7 的 MPU 配置与 Cache 一致性：DMA 收发数据时如何避免脏数据与性能回退

· 4 回答 · 29 浏览

STM32H7 的 Cache 一致性核心原则：DMA 与 CPU 共享的内存区域，...

ESP32-S3 双核下 FreeRTOS 任务被长期饿死：从 tick、优先级到核心绑定的排查路径

· 4 回答 · 43 浏览

先确认饿死的是哪个任务、在哪个核上运行。排查顺序：1) 看confi...

‹
1
...
5
6
7
...
140
›