STM32F103C8T6批量后ADC采样跳动大，头大
各位同行，请教个糟心事。我们一款压力变送器，主控用STM32F103C8T6，ADC采1~5V压力信号，分压后进PA0。去年小批量挺稳，这个月开始量产，100台里有七八台采样值乱跳，跳动能有二三十个LSB，客户那边直接退货。
已经排查的：参考电压用TL431，示波器看3.3V纹波正常；VDDA加了100nF+10uF，也试过串磁珠；采样周期设到239.5cycles，软件做了中值滤波；分压电阻用的是1% 0805。换了三批芯片现象一模一样，不太像批次问题。
看规格书第3页，ADC输入阻抗和采样保持那块的等效电路，我怀疑是分压后源阻抗偏高（两个100k分压，等效50k），采样电容充电不够。但小批量为啥没事？难道是这批PCB板材或助焊剂残留漏电？影响交期，急，有没有踩过这坑的兄弟指点下，先谢了。
回答（2）
你判断的方向基本对，50k源阻抗对F103的采样保持确实偏高，239.5周期也只是勉强够，批量一致性一差就容易出问题。建议：1）先算账再改板——把分压电阻降到10k以内（等效5k），或给PA0前加一级运放跟随，源阻抗直接干到几十欧，这是最稳的；2）不改板的话，采样前把PA0配置成推挽输出拉低再切回模拟输入放电，或者两次采样间加足够延时，让采样电容充分建立；3）查一下VDDA和VSSA的地回路，批量后PCB厂换没换、地平面有没有被割，七八台的失效率更像装配/焊接一致性。另外别忽略TL431的噪声和分压电阻温漂，先拿一台坏机把源阻抗临时改小验证，能复现就能定位。技术不是唯一答案，先分清是器件还是工艺。
兄弟这个方向基本对了。两个100k分压等效50k源阻抗，对F103的ADC来说确实偏高，239.5周期在50k源阻抗下采样电容充不满，跳动二三十个LSB很典型。建议：1）把分压电阻降到10k以内（比如10k/10k或更小），或者分压后加一级运放跟随器做缓冲，这是最根治的；2）在PA0对地加个1~10nF小电容配合低阻源，能明显稳住；3）排查下PA0附近有没有走线过长、和数字线并行，量产板布线差异也会放大问题。先拿一两台乱跳的板子改低阻分压验证，能压下去就锁定是源阻抗问题了。新手记住：先跑通再优化，ADC前端阻抗这关绕不过去。