高频段跳变通常不是算法问题，而是捕获链路的时间分辨率与边沿判定出了问题。先查预分频：输入捕获的计数时钟为TIMxCLK/(PSC+1)，若PSC设得过大，高频下每个计数周期代表的实际时间变长，±1个计数的量化误差被放大，读数自然跳动。建议高频测量时PSC=0，让计数器以最高时钟运行，并优先用“捕获周期法”（测两个上升沿之间的计数值）而非测脉宽。再查边沿配置：确认CCxP与CCxNP只使能了一个有效边沿，避免双边沿触发导致捕获值交替；同时检查输入滤波ICF，高频时应减小或关闭滤波，否则滤波延迟会吞掉窄脉冲造成漏捕。还要确认信号幅度和斜率满足施密特触发器要求，必要时外加整形。最后用DMA或中断及时读CCR，防止溢出覆盖。