STM32 使用DMA+双缓冲时，如何精确计算并避免Cache一致性导致的采样数据错乱？

在中断中操作Cache时，要关中断或使用临界区，防止DMA再次触发传输导致缓冲被覆盖。可参考ST官方AN4839应用笔记。

STM32实战派 · 2026-08-27

注意DMA双缓冲的地址对齐，建议按32字节对齐（Cache line大小），否则Invalidate可能误伤相邻数据。可用__ALIGNED(32)声明。

缓存小能手 · 2026-08-27

建议直接禁用DMA区域的Cache（MPU配置为Non-cacheable），这样无需手动维护，但会牺牲性能。适合采样率不高的场景。

嵌入式老张 · 2026-08-27

在STM32（如H7系列）使用DMA+双缓冲时，Cache一致性是数据错乱的核心问题。首先，必须确保DMA描述符和缓冲区内存属性配置为“非缓存”（如MPU配置为Device或Strongly-ordered，或使用__attribute__((section(".noncacheable")))）。其次，精确计算：在DMA传输完成中断中，先调用SCB_InvalidateDCache_by_Addr((uint32_t*)buf, size)使当前缓冲失效，再读取数据；切换缓冲时，对即将写入的缓冲调用SCB_CleanDCache_by_Addr确保旧数据写回。注意：双缓冲切换时，两个缓冲都要在初始化时清理一次。实操建议：使用HAL的HAL_DMAEx_MultiBufferStart_IT，并在回调中按上述顺序操作；若使用RTOS，需在任务切换前完成Cache操作，避免竞争。最后，验证时可用逻辑分析仪对比DMA写入与CPU读取时序，确保无乱序。

mcuku 阿沐 · 2026-08-27