在STM32F4上，DMA双缓冲本身不涉及CPU缓存（Cortex-M4无数据缓存），因此不存在传统意义上的缓存一致性问题。但若你使用DMA与内存（如SRAM）交互，需注意总线竞争和内存对齐。实操建议：1）确保DMA缓冲区地址按32位对齐（如__ALIGN(4)），避免非对齐访问导致的数据错乱；2）使用双缓冲时，在切换缓冲区前，先禁用DMA传输（或等待传输完成），再修改缓冲区指针，防止DMA正在写入时CPU读取半更新数据；3）若使用外部SDRAM（如FMC），需配置MPU为非缓存或写透模式，因为Cortex-M4无缓存，但SDRAM控制器可能引入延迟，需确保DMA与CPU访问同步；4）推荐使用DMA中断（如传输完成中断）来切换缓冲区，避免轮询标志位造成竞态。实际调试时，可先用逻辑分析仪观察DMA传输时序，确认缓冲区切换点。
mcuku 阿沐 · 2026-08-27