针对STM32F4开启D-Cache后的DMA一致性问题，推荐三种实用策略：1) 使用DMA的缓冲区描述符（如BDMA）并配置为non-cacheable区域，通过MPU将特定RAM区设为强序或不可缓存，确保DMA直接访问物理内存，避免Cache污染；2) 在DMA传输前后手动执行SCB_CleanDCache和SCB_InvalidateDCache，注意操作顺序：发送前Clean（写回），接收前Invalidate（丢弃），且需保证缓冲区地址按32字节对齐（Cache line大小）；3) 采用双缓冲或乒乓缓冲机制，配合Cache操作，减少频繁刷新的性能损耗。实操建议：优先用MPU划分专用DMA区域，这是最稳妥且性能最优的方案；若需动态数据，则严格按对齐和操作顺序执行Cache维护。
mcuku 阿沐 · 2026-08-27