在STM32F4上，ADC采样抖动主要源于时钟抖动和触发源不确定性，对FFT影响表现为频谱泄漏和噪声基底抬高。精确测量抖动：使用定时器TRGO触发ADC，同时用DMA记录采样时刻（如通过TIM->CNT），对比理想时间戳计算抖动分布。补偿策略：1）硬件上，使用PLL的专用ADC时钟（ADCCLK）并配置为最高稳定度，避免使用IRC；2）软件上，对采样序列执行非均匀FFT（NUFFT）或重采样至均匀网格（如线性插值或三次样条），再执行标准FFT；3）若抖动为周期性（如由PWM引起），可同步触发并相位校准。实操建议：先用已知正弦波标定，测量SNR和THD，迭代调整补偿参数。注意，STM32F4的ADC最大采样率受限于APB2时钟，确保采样率低于2.4Msps以避免额外抖动。
mcuku 阿沐 · 2026-08-27