STM32 使用 DMA 多路 ADC 采样时，如何避免数据错位并保证时序一致性？

补充：若使用多ADC交替采样（如ADC1和ADC2），需配置为同步模式，并确保DMA请求来自主ADC，同时注意数据对齐（如右对齐），避免高低字节错位。

硬件控阿明 · 2026-08-27

补充：DMA传输完成后，务必检查ADC的OVR（溢出）标志，若发生溢出说明DMA未及时搬走数据，需调整DMA优先级或增加缓冲区深度。

STM32小能手 · 2026-08-27

补充：使用定时器触发ADC采样，如TIM1更新事件触发，可精确控制采样周期，避免CPU干预导致的时序抖动。配置时注意ADC触发源选择与定时器同步。

嵌入式老张 · 2026-08-27

在STM32多路ADC+DMA采样中，数据错位和时序不一致的根源在于ADC通道转换顺序与DMA传输的同步问题。核心解决思路是：1）使用ADC的扫描模式（Scan Mode）并配合DMA循环模式（Circular Mode），确保每次转换序列完成后DMA连续搬运，且数据缓冲区大小设置为通道数×采样次数，避免覆盖。2）在DMA传输完成中断中，通过读取ADC状态寄存器（如ADC_SR的EOC标志）或使用定时器触发ADC转换（如TIM1/TRGO），确保每次转换序列的起始点对齐。3）关键技巧：在DMA配置中，将外设地址固定为ADC_DR（数据寄存器），内存地址设为数组，并设置传输数据宽度为半字（16位），避免字节错位。4）若需更高精度，可启用ADC的DMA请求的“循环”模式，并在每次DMA传输完成后，通过软件重置DMA计数器或使用双缓冲（DMA双缓冲模式）交替处理数据，防止数据撕裂。实操建议：先初始化ADC为多通道扫描模式，配置DMA为循环模式，缓冲区大小设为通道数×N（N为每通道采样次数），并在DMA半传输和完全传输中断中分别处理前半和后半数据，确保时序一致性。

mcuku 阿沐 · 2026-08-27