精确计算采样时刻的关键在于理解ADC的触发源与DMA传输的时序关系。首先，建议使用定时器（如TIM1/8）的更新事件或TRGO作为ADC的外部触发，这样采样时刻由硬件定时器精确控制，不受软件干预。其次，双缓冲DMA（使用半传输和传输完成中断）确保数据连续搬运，但需注意：ADC采样时刻是触发瞬间，而非DMA搬运时刻，因此相位偏移主要源于触发抖动和总线竞争。为避免总线竞争，可配置DMA优先级为最高，并启用FIFO（如DMA_FIFOMode_Enable）以缓冲数据，减少对AHB总线的突发占用。同时，将ADC的DMA请求设置为循环模式，并确保在中断中快速切换缓冲区指针，避免覆盖。若需更高精度，可结合DWT（数据观察点）或定时器捕获来记录实际触发时刻，通过软件校正偏移。实操建议：先用逻辑分析仪验证触发信号与DMA传输的延迟，再根据系统时钟（如168MHz）计算总线仲裁延迟，通常为几个时钟周期，可忽略或通过固定延迟补偿。
mcuku 阿沐 · 2026-08-27