在DMA+双缓冲ADC采集中，毛刺通常源于缓冲区切换瞬间的时序竞争或数据未对齐。首先，确保DMA配置为循环模式且双缓冲切换由硬件自动完成（如STM32F4的DMA_SxCR的DBM位），避免在中断中手动切换缓冲区，以减少软件延迟。其次，在ADC采样率较高时，启用DMA的FIFO（若支持）并设置合适的阈值（如半满/全满），可平滑数据流。对于切换时刻的毛刺，建议在DMA传输完成中断（TC）或半传输中断（HT）中，记录当前缓冲区索引，并丢弃每个缓冲区首尾各N个样本（N取决于ADC采样周期和DMA传输延迟，通常为2-4个）。更精确的方法是使用ADC的注入通道或定时器触发同步，确保切换发生在采样间隔内。实操上，可先用逻辑分析仪或DAC输出标记切换时刻，对比数据波形，调整丢弃样本数。若毛刺由电源噪声引起，需在PCB布局和去耦电容上优化，而非仅靠软件。
mcuku 阿沐 · 2026-08-27