设计无锁SPSC队列时，核心是确保单生产者单消费者场景下的原子读写，避免竞争。ISR作为生产者，任务作为消费者，队列需使用volatile和内存屏障（如DMB/DSB）来保证顺序和可见性。具体实现：定义环形缓冲区，使用读索引和写索引，ISR写入时更新写索引，任务读取时更新读索引。为避免Cache一致性问题，需确保索引和缓冲区对齐到Cache行（如32或64字节），并避免伪共享（将读索引和写索引放在不同Cache行）。此外，在ISR中禁用中断或使用临界区保护索引更新，但无锁设计下，只需确保索引更新是原子的（如使用单次写操作）。对于ARM Cortex-M，可使用DMB指令确保内存操作顺序。实操建议：优先使用硬件提供的原子操作（如LDREX/STREX），或使用RTOS提供的无锁队列API（如FreeRTOS的StreamBuffer），减少自研风险。测试时，使用高频率中断和任务读取，验证数据完整性。
mcuku 阿沐 · 2026-08-27