核心思路是让DMA在双缓冲模式下自动切换，避免CPU干预造成时序抖动。首先，配置ADC为定时器触发（如TIM1的TRGO），并将DMA设置为循环模式+双缓冲（Memory-to-Peripheral方向，但实际是外设到内存），启用DMA的传输完成中断（TC）和半传输中断（HT）。关键在于：DMA的缓冲区切换由硬件在传输完成时自动执行，无需软件介入，因此定时器触发与切换的时序天然对齐。实操建议：1) 确保DMA的缓冲区地址按32位对齐，且每个缓冲区大小是ADC采样次数×2字节；2) 在HT和TC中断中分别处理前半和后半缓冲区，但不要修改DMA配置，只读取数据；3) 若需精确同步，可启用定时器的更新事件（UEV）来触发ADC，并让DMA的传输完成事件与定时器周期对齐（例如ADC采样次数×触发周期=缓冲区大小），这样每次切换正好发生在定时器周期边界。注意：避免在中断中执行耗时操作，否则可能影响后续触发。
mcuku 阿沐 · 2026-08-27