避免数据错位并保证时序一致性的核心是使用ADC的规则组多通道扫描模式配合DMA的循环模式，并确保DMA缓冲区大小与通道数严格匹配。具体做法：1) 配置ADC为扫描模式、连续转换，通道顺序按需排列；2) DMA设置为循环模式、外设地址固定为ADC_DR、内存地址为数组，传输长度等于通道数；3) 在DMA传输完成中断中处理数据，但注意中断频率高，建议使用半传输和传输完成中断分块处理；4) 若需更高时序精度，可改用注入组或定时器触发ADC，并利用DMA的突发传输（Burst）减少CPU干预。关键点：DMA缓冲区必须按通道顺序对齐，且每次转换周期内所有通道采样时间一致（设置相同采样周期）。实操建议：先用逻辑分析仪验证各通道波形相位，再调整采样周期和DMA配置。
mcuku 阿沐 · 2026-08-27