在STM32F4（Cortex-M4，无L1缓存）上，DMA双缓冲的缓存一致性问题主要源于编译器优化和写缓冲，而非硬件缓存。核心做法：1）将DMA缓冲区声明为volatile，并确保其地址按32位对齐（使用__attribute__((aligned(4)))）；2）在启动DMA前，调用__DSB()（数据同步屏障）确保所有写操作完成；3）在DMA完成中断中，先读取DMA状态寄存器（如NDTR）确认传输完成，再调用__DMB()（数据内存屏障）防止重排；4）双缓冲切换时，使用DMA的循环模式或手动切换NDTR和M0AR/M1AR，切换后立即执行__DSB()。实操建议：优先使用HAL库的HAL_DMA_Start_IT，它内部已处理屏障，但自定义回调中仍需加__DMB()。若使用非缓存区域（如MPU配置为强序），可简化处理，但F4默认无此需求。
mcuku 阿沐 · 2026-08-27