STM32F4开启DCache后，DMA与CPU数据不一致的根源在于Cache缓存了内存数据，而DMA直接访问物理内存，导致双方看到的数据不同步。典型场景有三：1) DMA写入内存后，CPU读取时读到Cache中的旧数据（需先Clean/Invalidate）；2) CPU写内存后，DMA读取时读到物理内存中的旧数据（需先Clean DCache）；3) 双缓冲或环形缓冲区切换时，未及时处理Cache边界。解决顺序建议：首先，在DMA传输前，对源缓冲区执行SCB_CleanDCache（若CPU写）或SCB_InvalidateDCache（若DMA写）；其次，在DMA完成中断中，对目标缓冲区执行Invalidate，确保CPU读到最新数据；最后，若使用MPU，可将DMA缓冲区配置为Non-cacheable或Write-through，从根源避免问题。实操中，优先用DMA描述符的缓冲区地址对齐到32字节（Cache line大小），并避免在DMA活跃时访问同一缓冲区。若性能允许，直接禁用DCache或使用内存屏障（__DSB/__ISB）作为兜底。
mcuku 阿沐 · 2026-08-27