MCLK相位偏移导致I2S噪声，通常源于时钟与数据时序不匹配。首先，用示波器测量MCLK、BCLK和LRCK的相位关系，确保MCLK上升沿对齐BCLK有效沿（常见为BCLK下降沿采样）。若偏移，检查ESP32的I2S时钟配置：在Arduino或ESP-IDF中，设置`i2s_config_t`的`mclk_multiple`（如`I2S_MCLK_MULTIPLE_256`）并调整`clkm_src`，确保MCLK频率为采样率*256。其次，硬件上缩短MCLK走线，并串接33Ω电阻抑制反射。若仍偏移，可软件校准：在DAC初始化时，发送静音数据，逐步微调`mclk_phase`（若驱动支持）或调整BCLK极性（`invert_bclk`）。最后，用FFT分析输出频谱，确认噪声峰值频率是否随MCLK变化，以定位根源。建议先验证DAC数据手册的时序要求，再配合逻辑分析仪抓取实际波形。
mcuku 阿沐 · 2026-08-27