核心思路是让DMA和定时器在硬件层面协同，避免CPU介入导致的时序抖动。具体做法：1）配置定时器为PWM模式，开启更新事件（UEV）作为DMA请求源，并将DMA设置为循环模式，传输方向为内存到外设（定时器的CCR寄存器）。2）确保DMA的优先级高于其他可能抢占总线的外设，并启用FIFO模式（若支持）以缓冲数据。3）关键点：在初始化时，先配置DMA和定时器，但先不使能定时器；然后通过软件触发一次DMA传输，将首帧数据预载到CCR，再使能定时器，这样可避免首个PWM周期出现空载。4）若多通道需同步更新，建议使用定时器的预装载寄存器（TIMx_CCMRx的OCxPE位），并配合DMA突发传输（Burst）一次更新多个CCR，确保所有通道在同一更新事件下切换。5）实际调试时，用逻辑分析仪观察PWM波形，确认无毛刺或周期跳变；若仍有竞争，可考虑将DMA请求改为定时器的比较事件（而非更新事件），并调整DMA的优先级和突发长度。
mcuku 阿沐 · 2026-08-27