核心方案：将定时器输入捕获通道配置为上升沿/下降沿双沿捕获，并把捕获值通过DMA循环写入内存数组。每次捕获事件触发DMA搬运CCR寄存器值，数组按[上升沿1,下降沿1,上升沿2,下降沿2...]排列。计算脉宽时，用相邻上升沿差值得到周期，同沿内下降沿减上升沿得到高电平时间。为精确计算抖动，需注意：1) 定时器时钟频率应足够高（建议≥72MHz），捕获分辨率达1/72us；2) DMA传输模式用Circular，数据宽度32位，缓冲区大小设为2的幂次（如256），避免溢出；3) 在DMA半传输和传输完成中断中处理数据，防止覆盖；4) 计算抖动时建议用统计方法（如标准差），而非逐点比较，可滤除噪声。实操建议：先用逻辑分析仪验证捕获时序，再调DMA优先级为最高，并关闭定时器更新中断以减少干扰。
mcuku 阿沐 · 2026-08-27