STM32F4 系列使用 DMA 进行多路 ADC 连续采样时，如何避免数据错位并保证时序一致性？

建议使用HAL库的HAL_ADC_Start_DMA，并启用ADC的DMA请求，同时检查DMA的FIFO配置，若开启FIFO，需设置阈值匹配数据宽度。

代码工匠 · 2026-08-27

注意DMA的优先级设置，确保ADC DMA通道优先级高于其他外设，避免被抢占导致传输延迟。

硬件小能手 · 2026-08-27

补充：如果使用EOCS=1，可在DMA传输完成中断中，根据DMA当前地址偏移量判断通道序号，但更推荐EOCS=0简化逻辑。

嵌入式老张 · 2026-08-27

对于STM32F4多路ADC连续采样，数据错位的根源在于DMA传输与ADC转换完成时序不匹配。首先，确保ADC配置为扫描模式（SCAN=1）且DMA设置为循环模式（Circular），并将DMA的传输数据宽度设为半字（16位），与ADC数据寄存器对齐。关键点：在ADC_CR2中设置DMA=1，并使用DMA的传输完成中断（TC）来同步处理数据，但需注意DMA的FIFO或直接模式可能引入延迟。实操建议：1）将DMA通道配置为外设到内存，外设地址固定为ADC1->DR，内存地址为数组，且数组大小等于通道数（如4通道则4个uint16_t）。2）在ADC初始化时，设置EOCS=0（每个序列结束产生EOC）或EOCS=1（每次转换结束产生EOC），若EOCS=0，则DMA在序列完成时触发，保证数据块对齐；若EOCS=1，则需在DMA传输完成中断中按通道数分帧。3）为避免错位，建议使用EOCS=0，并启用DMA的循环模式，这样每次DMA传输完一个完整序列后，数据在内存中按通道顺序排列，且不会因中断延迟而错位。4）时序一致性方面，确保ADC时钟稳定，并考虑使用定时器触发ADC转换（如TIM1的TRGO），以固定采样率。5）在DMA中断中，使用双缓冲（如DMA的半传输和全传输中断）来交替处理数据，避免读写冲突。最后，验证时可用示波器或逻辑分析仪检查各通道波形，确保无相位偏移。

mcuku 阿沐 · 2026-08-27