STM32F4 D-Cache 与 DMA 数据一致性丢失：三种修复策略深度对比
👁 2 阅读 · 2026-08-27 · 嵌入式
在 STM32F4 系列高性能 MCU 上，当启用 D-Cache 后，DMA 传输与 CPU 缓存之间极易发生数据不一致，导致数据损坏或丢失。本文深入剖析问题根源，并对比三种主流修复策略：Cache 清理/无效化、MPU 配置非缓存区域、以及双缓冲机制。通过原理讲解、配置步骤和完整代码示例，帮助开发者根据实时性、复杂度和性能需求选择最优方案，确保 DMA 传输的可靠性。
# 引言
在 STM32F4 系列（如 STM32F407、STM32F429）中，D-Cache 的引入显著提升了 CPU 访问内存的速度，但也带来了与 DMA 协作时的数据一致性问题。当 DMA 直接读写内存，而 CPU 通过 D-Cache 访问同一地址时，缓存中的陈旧数据或未写回的数据会导致数据错乱。本文针对这一经典嵌入式痛点，对比三种修复策略，并提供可落地的代码示例。
## 问题根源
- D-Cache 是 CPU 与主存之间的高速缓存，以行（通常 32 字节）为单位操作。
- DMA 控制器绕过 CPU，直接访问主存（SRAM 或外部存储器）。
- 当 CPU 写数据到缓存行但未写回主存时，DMA 读取主存会得到旧数据；当 DMA 写入主存后，CPU 缓存中可能仍保留旧数据，导致后续读取错误。
# 三种修复策略对比
## 策略一：Cache 清理与无效化（软件控制）
### 原理
在 DMA 传输前，CPU 执行 `SCB_CleanDCache()` 将脏缓存行写回主存；在 DMA 传输完成后，执行 `SCB_InvalidateDCache()` 使缓存行失效，强制 CPU 从主存重新加载。此方法简单直接，但会阻塞 CPU，且频繁操作影响实时性。
### 配置步骤
1. 启用 D-Cache：在 `main()` 中调用 `SCB_EnableDCache()`。
2. 在 DMA 发送前，清理缓存区域。
3. 在 DMA 接收后，无效化缓存区域。
### 代码示例
```c
// 发送缓冲区（需 32 字节对齐）
__ALIGN_BEGIN static uint8_t tx_buf[256] __ALIGN_END;
// 接收缓冲区
__ALIGN_BEGIN static uint8_t rx_buf[256] __ALIGN_END;
void dma_transmit_with_cache_clean(uint8_t* data, uint32_t len) {
// 将数据拷贝到 tx_buf（假设已填充）
memcpy(tx_buf, data, len);
// 清理 D-Cache，确保数据写回主存
SCB_CleanDCache_by_Addr((uint32_t*)tx_buf, len);
// 启动 DMA 发送（外设地址到内存）
HAL_UART_Transmit_DMA(&huart, tx_buf, len);
}
void dma_receive_with_cache_invalidate(uint8_t* data, uint32_t len) {
// 启动 DMA 接收（内存地址）
HAL_UART_Receive_DMA(&huart, rx_buf, len);
// 等待 DMA 完成（中断或轮询）
// 无效化 D-Cache，使缓存行失效
SCB_InvalidateDCache_by_Addr((uint32_t*)rx_buf, len);
memcpy(data, rx_buf, len);
}
```
### 优缺点
- 优点：实现简单，无需额外硬件配置，适用于任意内存区域。
- 缺点：每次传输都需执行缓存操作，开销大；若频繁小数据量传输，性能下降明显；且需保证缓冲区 32 字节对齐，否则可能影响相邻数据。
## 策略二：MPU 配置非缓存区域（硬件隔离）
### 原理
利用 Memory Protection Unit (MPU) 将 DMA 使用的内存区域配置为“非缓存”属性（如 `Device` 或 `Strongly-ordered`），使 CPU 访问该区域时绕过 D-Cache，直接读写主存。这样 DMA 与 CPU 始终看到一致数据，无需软件干预。
### 配置步骤
1. 定义 DMA 缓冲区，并指定其地址范围。
2. 初始化 MPU，设置区域属性为 `Normal memory, Non-cacheable`。
3. 使能 MPU 和 D-Cache。
### 代码示例
```c
// 定义 DMA 缓冲区（放在特定地址，如 0x20000000 开始的 1KB）
#define DMA_BUF_ADDR 0x20001000
#define DMA_BUF_SIZE 1024
void MPU_Config(void) {
MPU_Region_InitTypeDef MPU_InitStruct;
HAL_MPU_Disable();
// 配置区域 0：DMA 缓冲区，非缓存
MPU_InitStruct.Enable = MPU_REGION_ENABLE;
MPU_InitStruct.BaseAddress = DMA_BUF_ADDR;
MPU_InitStruct.Size = MPU_REGION_SIZE_1KB;
MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
MPU_InitStruct.IsBufferable = MPU_ACCESS_NOT_BUFFERABLE;
MPU_InitStruct.IsCacheable = MPU_ACCESS_NOT_CACHEABLE;
MPU_InitStruct.IsShareable = MPU_ACCESS_NOT_SHAREABLE;
MPU_InitStruct.TypeExtField = MPU_TEX_LEVEL0;
MPU_InitStruct.SubRegionDisable = 0x00;
MPU_InitStruct.DisableExec = MPU_INSTRUCTION_ACCESS_DISABLE;
HAL_MPU_ConfigRegion(&MPU_InitStruct);
HAL_MPU_Enable(MPU_CONTROL_HRDZERO);
}
int main(void) {
HAL_Init();
SystemClock_Config();
MPU_Config();
// 注意：D-Cache 在 MPU 配置后使能
SCB_EnableDCache();
// 现在 DMA 缓冲区位于非缓存区域，无需手动清理
// 直接使用 DMA 传输
}
```
### 优缺点
- 优点：传输过程中无需软件干预，CPU 性能最佳；适合高频 DMA 场景。
- 缺点：需要规划内存布局，缓冲区地址固定；MPU 区域数量有限（通常 8 个）；非缓存访问速度较慢，但 DMA 场景下通常可接受。
## 策略三：双缓冲机制（乒乓缓冲）
### 原理
使用两个缓冲区交替进行 DMA 传输。当 DMA 正在填充缓冲区 A 时，CPU 处理缓冲区 B 的数据；反之亦然。每个缓冲区在 DMA 开始前清理缓存，在 DMA 完成后无效化，但通过交替操作，CPU 和 DMA 不会同时访问同一缓冲区，从而避免冲突。此策略本质是策略一的优化，但减少了等待时间。
### 配置步骤
1. 定义两个缓冲区 `buf0` 和 `buf1`。
2. 使用 DMA 双缓冲模式（如 STM32F4 的 DMA 支持双缓冲）。
3. 在中断回调中切换缓冲区，并执行缓存操作。
### 代码示例
```c
__ALIGN_BEGIN static uint8_t buf0[256] __ALIGN_END;
__ALIGN_BEGIN static uint8_t buf1[256] __ALIGN_END;
volatile uint8_t current_buf = 0;
void DMA_Init_DoubleBuffer(void) {
// 配置 DMA 为双缓冲模式（以 UART 为例）
hdma.Init.Mode = DMA_CIRCULAR;
hdma.Init.Mode = DMA_NORMAL; // 或循环
// 设置内存地址为 buf0 和 buf1
HAL_DMAEx_MultiBufferStart(&hdma, (uint32_t)&buf0, (uint32_t)&buf1, 256);
}
void DMA_IRQHandler(void) {
// 判断当前完成的缓冲区
if (current_buf == 0) {
// buf0 已完成，无效化缓存
SCB_InvalidateDCache_by_Addr((uint32_t*)buf0, 256);
// 处理 buf0 数据
process_data(buf0, 256);
// 切换缓冲区
current_buf = 1;
} else {
SCB_InvalidateDCache_by_Addr((uint32_t*)buf1, 256);
process_data(buf1, 256);
current_buf = 0;
}
// 注意：在启动下一次传输前，需清理对应缓冲区缓存（如果写入数据）
}
```
### 优缺点
- 优点：CPU 与 DMA 并行工作，吞吐量高；适合连续数据流。
- 缺点：实现复杂，需要管理缓冲区切换和缓存操作；内存占用翻倍；对 DMA 双缓冲支持有要求。
# 对比总结
| 策略 | 实时性 | 复杂度 | 内存占用 | 适用场景 |
|------|--------|--------|----------|----------|
| 清理/无效化 | 低（阻塞） | 低 | 低 | 低频、小数据量传输 |
| MPU 非缓存 | 高（无干预） | 中 | 低 | 高频、固定缓冲区 |
| 双缓冲 | 高（并行） | 高 | 高 | 连续数据流、音频/视频 |
# 注意事项
- 无论哪种策略，缓冲区地址必须 32 字节对齐（`__ALIGN_BEGIN` 或 `__attribute__((aligned(32)))`），否则缓存操作可能影响相邻内存。
- 使用 MPU 时，需确保区域大小和地址正确，且不要覆盖其他关键内存。
- 在启用 D-Cache 前，先配置 MPU，否则 MPU 设置可能不生效。
- 对于外部存储器（如 SDRAM），需考虑总线特性和 MPU 属性设置。
# 结语
D-Cache 与 DMA 的一致性问题是 STM32F4 开发中的常见陷阱。三种策略各有优劣：简单场景用清理/无效化，高性能场景用 MPU 隔离，连续流场景用双缓冲。开发者应根据项目需求权衡，并在实际硬件上验证。希望本文能帮助你避开这个坑，写出更可靠的嵌入式代码。