# 引言 STM32H7 系列以 400MHz 主频和双核架构成为高性能嵌入式应用的首选，但高主频也带来了新的挑战——D-Cache（数据缓存）与 MPU（内存保护单元）的配置不当，会导致系统在随机时刻死机，且极难复现。这类问题往往在代码量增大、DMA 或外设交互频繁时爆发，让开发者头疼不已。本文将以一次实际项目中的故障为例，详细讲解排查过程与解决方案。 # 问题现象 项目基于 STM32H743，主频 400MHz，使用外部 SDRAM 存储图像数据，并通过 DMA 在 UART 和 ADC 之间搬运数据。系统运行初期正常，但在高负载运行 10-30 分钟后，随机出现 HardFault 或系统挂死，复位后又能正常工作。通过调试器查看，死机位置不固定，有时在中断服务函数中，有时在主循环中，且无明显规律。 # 根因分析：D-Cache 与 DMA 的一致性冲突 ## 1. D-Cache 的工作原理 STM32H7 的 Cortex-M7 内核集成了 D-Cache 和 I-Cache，用于加速 CPU 对内存的访问。当 CPU 读取外部内存（如 SDRAM）时，数据会先被加载到 Cache 中，后续访问直接命中 Cache，避免慢速总线访问。但问题也随之而来：**DMA 外设直接访问物理内存，不经过 Cache**。 - 场景 A：CPU 写数据到内存，数据暂存在 Cache 中，尚未写回物理内存。此时 DMA 启动搬运，读取的是物理内存中的旧数据，导致数据错误。 - 场景 B：DMA 将外设数据写入内存，物理内存已更新，但 Cache 中仍保留旧数据。CPU 再次读取时，命中 Cache 得到旧值，逻辑判断出错。 这两种情况都会造成数据不一致，轻则数据错误，重则因逻辑混乱导致死机。 ## 2. MPU 的作用 MPU 可以设置内存区域的属性，包括 Cache 策略（Write-back、Write-through、Non-cacheable 等）。正确配置 MPU，可以指定哪些区域使用 Cache，哪些区域禁用 Cache，从而避免 DMA 与 CPU 的冲突。 # 排查步骤 ## 1. 确认 Cache 是否启用 首先检查启动代码或 SystemInit 中是否启用了 D-Cache。在 STM32H7 的 HAL 库中，通常调用 `SCB_EnableDCache()` 启用。如果启用了，但 MPU 未配置，则默认所有区域都是 Write-back 模式，这正是问题根源。 ## 2. 定位冲突区域 通过代码审查，找出所有 CPU 与 DMA 共享的内存区域，例如： - DMA 接收缓冲区 - 图像帧缓冲区（SDRAM） - 共享数据结构（如环形缓冲区） ## 3. 配置 MPU 区域 针对上述区域，配置 MPU 为 Non-cacheable 或 Write-through 模式。推荐使用 Non-cacheable，简单可靠。 # 解决方案：MPU 配置示例 以下代码演示如何将 SDRAM 区域（地址 0xC0000000，大小 8MB）配置为 Non-cacheable，同时保留内部 SRAM 的 Cache 属性。 ```c #include "stm32h7xx_hal.h" void MPU_Config(void) { MPU_Region_InitTypeDef MPU_InitStruct = {0}; // 禁用 MPU 进行配置 HAL_MPU_Disable(); // 配置 SDRAM 区域（0xC0000000，8MB）为 Non-cacheable MPU_InitStruct.Enable = MPU_REGION_ENABLE; MPU_InitStruct.BaseAddress = 0xC0000000; MPU_InitStruct.Size = MPU_REGION_SIZE_8MB; MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS; MPU_InitStruct.IsBufferable = MPU_ACCESS_NOT_BUFFERABLE; MPU_InitStruct.IsCacheable = MPU_ACCESS_NOT_CACHEABLE; MPU_InitStruct.IsShareable = MPU_ACCESS_NOT_SHAREABLE; MPU_InitStruct.Number = MPU_REGION_NUMBER0; MPU_InitStruct.TypeExtField = MPU_TEX_LEVEL0; MPU_InitStruct.SubRegionDisable = 0x00; MPU_InitStruct.DisableExec = MPU_INSTRUCTION_ACCESS_DISABLE; HAL_MPU_ConfigRegion(&MPU_InitStruct); // 启用 MPU HAL_MPU_Enable(MPU_PRIVILEGED_DEFAULT); } // 在 main 函数中调用 int main(void) { HAL_Init(); SystemClock_Config(); // 先配置 MPU，再启用 D-Cache MPU_Config(); SCB_EnableDCache(); SCB_EnableICache(); // 其余初始化... } ``` # 注意事项 - **配置顺序**：必须先配置 MPU，再使能 D-Cache。否则 MPU 配置可能被 Cache 忽略。 - **区域重叠**：确保 MPU 区域不重叠，且覆盖所有共享内存。如果 SDRAM 大小超过 8MB，需分多个区域配置。 - **性能权衡**：Non-cacheable 会降低 CPU 访问该区域的速度，但保证了数据一致性。对于高频访问的数据，可考虑使用 Write-through 模式，但需配合缓存清理操作。 - **DMA 描述符**：如果使用 DMA 的链表模式，描述符所在的内存也需配置为 Non-cacheable，否则 DMA 可能读取到错误的描述符。 - **调试技巧**：在死机时，通过调试器查看 Fault 状态寄存器（SCB->CFSR）和 PC 指针，有助于定位是数据访问还是指令访问导致的异常。 # 验证与效果 配置完成后，重新编译运行，连续压力测试 72 小时，未再出现死机现象。同时，通过逻辑分析仪确认 DMA 传输数据正确，图像显示无花屏。 # 总结 STM32H7 的 D-Cache 是一把双刃剑，用得好能大幅提升性能，用不好则埋下随机死机的隐患。MPU 的正确配置是保证 Cache 与 DMA 一致性的关键。本文通过实际案例，展示了从问题现象到根因分析，再到解决方案的完整流程。希望开发者能以此为鉴，在新项目初期就做好内存规划，避免踩坑。