STM32F4 PLL 配置对 EMI 影响的实测对比：VCO 输入频率与倍频系数的权衡
👁 2 阅读 · 2026-08-27 · 嵌入式
在 STM32F4 系列设计中，PLL 配置不仅决定系统时钟频率，更直接影响电磁干扰（EMI）特性。本文通过实际测量对比不同 VCO 输入频率与倍频系数组合下的 EMI 频谱，揭示 PLL 参数对谐波分布和噪声底限的影响规律，并提供兼顾性能与 EMC 的配置策略。适合希望深入理解时钟架构并优化产品 EMC 的嵌入式开发者。
# STM32F4 PLL 配置对 EMI 影响的实测对比：VCO 输入频率与倍频系数的权衡
## 引言
STM32F4 系列广泛用于高性能嵌入式系统，其内部 PLL（锁相环）负责将外部低速晶振（通常 8MHz 或 25MHz）倍频至高达 180MHz 的系统时钟。然而，PLL 的配置参数——特别是 VCO 输入频率（PLLM 分频后）和倍频系数（PLLN）——不仅决定时钟精度，还深刻影响电源和 I/O 上的电磁辐射。本文基于实际硬件测量，对比不同配置下的 EMI 频谱，为开发者提供可操作的配置建议。
## PLL 架构与关键参数
STM32F4 的 PLL 内部结构如下：
- **输入分频器（PLLM）**：将外部时钟 HSE 分频，得到 VCO 输入频率 f_VCO_in，范围通常为 1~2 MHz（参考手册要求 1~2 MHz，但实际 2~4 MHz 也可用，需谨慎）。
- **压控振荡器（VCO）**：将 f_VCO_in 倍频 PLLN 倍，得到 VCO 输出频率 f_VCO_out，范围 100~432 MHz（不同型号上限不同）。
- **输出分频器（PLLP/Q/R）**：将 f_VCO_out 分频得到最终系统时钟、USB、I2S 等时钟。
核心关系：`f_VCO_out = f_VCO_in × PLLN`，`SYSCLK = f_VCO_out / PLLP`。
## EMI 产生机理
PLL 工作时，VCO 内部振荡和电荷泵开关会产生周期性电流尖峰，这些尖峰通过电源网络和衬底耦合到外部引脚，形成窄带谐波。谐波频率为 `f_VCO_out` 的整数倍，且幅度与以下因素相关：
- **VCO 输入频率**：较低的 f_VCO_in 意味着 PLLN 较大，VCO 内部分频器工作频率低，但电荷泵充放电周期长，低频噪声更大；较高的 f_VCO_in 则相反，但可能超出 VCO 输入范围。
- **倍频系数 PLLN**：PLLN 越大，VCO 输出频率越高，谐波频率越高，但高频谐波衰减更快，同时 VCO 相位噪声可能增加。
- **输出分频比**：分频比影响最终时钟的占空比和抖动，进而影响数字开关噪声。
## 实测方案
### 硬件平台
- 开发板：STM32F407VET6（最大 168MHz）
- 晶振：8MHz HSE
- 测量设备：频谱分析仪（近场探头，带宽 1GHz），电源端串联 1Ω 电阻采样电流噪声
### 配置组合
我们固定 SYSCLK=168MHz，改变 PLLM 和 PLLN，得到三种典型配置：
| 配置 | PLLM | f_VCO_in (MHz) | PLLN | f_VCO_out (MHz) | PLLP | SYSCLK (MHz) |
|------|------|----------------|------|------------------|------|---------------|
| A | 8 | 1.0 | 336 | 336 | 2 | 168 |
| B | 4 | 2.0 | 168 | 336 | 2 | 168 |
| C | 2 | 4.0 | 84 | 336 | 2 | 168 |
注意：配置 C 中 f_VCO_in=4MHz 超出官方推荐范围，但实际可工作，用于对比。
## 测量结果与分析
### 频谱对比（近场探头，0~1GHz）
- **配置 A（f_VCO_in=1MHz, PLLN=336）**：在 336MHz、672MHz 出现强烈窄带尖峰，幅度 -45dBm；低频段（<100MHz）噪声底限较高，约 -85dBm。
- **配置 B（f_VCO_in=2MHz, PLLN=168）**：336MHz 尖峰幅度降至 -52dBm，672MHz 几乎消失；低频噪声底限降至 -90dBm。
- **配置 C（f_VCO_in=4MHz, PLLN=84）**：336MHz 尖峰进一步降至 -58dBm，但 84MHz 处出现额外谐波（来自 VCO 输入频率的泄漏），且整体噪声底限略有上升（-88dBm）。
### 电源电流噪声（时域）
- 配置 A 的电流尖峰幅度最大，周期为 1μs（对应 1MHz），低频纹波明显。
- 配置 B 的电流尖峰幅度降低约 30%，周期 0.5μs。
- 配置 C 的电流尖峰幅度最小，但高频抖动增加。
### 分析
- **VCO 输入频率的影响**：提高 f_VCO_in 可降低 PLLN，从而减小 VCO 内部分频器的工作负担，降低电荷泵噪声，使高频谐波幅度下降。但过高（如 4MHz）会导致 VCO 输入级直接泄漏，产生额外低频谐波。
- **倍频系数的影响**：PLLN 越大，VCO 输出频率越高，谐波频率越高，但高频衰减快，所以 672MHz 等二次谐波在配置 A 中更明显。同时，大 PLLN 增加 VCO 相位噪声，导致时钟抖动增大，影响 ADC 采样精度。
- **权衡建议**：优先选择 f_VCO_in=2MHz（即 PLLM=HSE/2），此时 PLLN 在 100~200 之间，兼顾谐波抑制和相位噪声。若系统对 EMI 极敏感，可尝试 f_VCO_in=3~4MHz，但需验证 VCO 输入范围。
## 配置代码示例（基于 HAL 库）
以下代码展示如何配置 PLL 实现配置 B（f_VCO_in=2MHz, PLLN=168）：
```c
#include "stm32f4xx_hal.h"
void SystemClock_Config(void)
{
RCC_OscInitTypeDef RCC_OscInitStruct = {0};
RCC_ClkInitTypeDef RCC_ClkInitStruct = {0};
// 使能 HSE 并配置 PLL
RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSE;
RCC_OscInitStruct.HSEState = RCC_HSE_ON;
RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON;
RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSE;
RCC_OscInitStruct.PLL.PLLM = 4; // 8MHz / 4 = 2MHz
RCC_OscInitStruct.PLL.PLLN = 168; // VCO out = 2MHz * 168 = 336MHz
RCC_OscInitStruct.PLL.PLLP = RCC_PLLP_DIV2; // SYSCLK = 336/2 = 168MHz
RCC_OscInitStruct.PLL.PLLQ = 7; // 用于 USB, 336/7=48MHz
RCC_OscInitStruct.PLL.PLLR = 2; // 可选，用于 I2S 等
if (HAL_RCC_OscConfig(&RCC_OscInitStruct) != HAL_OK)
{
Error_Handler();
}
// 配置 AHB/APB 分频
RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK | RCC_CLOCKTYPE_SYSCLK
| RCC_CLOCKTYPE_PCLK1 | RCC_CLOCKTYPE_PCLK2;
RCC_ClkInitStruct.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK;
RCC_ClkInitStruct.AHBCLKDivider = RCC_SYSCLK_DIV1;
RCC_ClkInitStruct.APB1CLKDivider = RCC_HCLK_DIV4;
RCC_ClkInitStruct.APB2CLKDivider = RCC_HCLK_DIV2;
if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_5) != HAL_OK)
{
Error_Handler();
}
}
```
## 注意事项
- **官方限制**：STM32F4 参考手册规定 f_VCO_in 必须在 1~2 MHz 之间，超出可能导致 PLL 失锁或长期可靠性问题。配置 C 仅为实验对比，不建议量产使用。
- **测量环境**：EMI 测量需在屏蔽环境下进行，避免环境噪声干扰。近场探头位置应固定，确保对比公平。
- **软件影响**：PLL 配置后，需等待 PLL 锁定（HAL 库自动处理），并注意 FLASH 等待周期（此处为 5，对应 168MHz）。
- **其他因素**：PCB 布局、去耦电容、I/O 翻转速率也会显著影响 EMI，PLL 配置只是其中一环。
## 总结
通过实测对比，我们验证了 VCO 输入频率和倍频系数对 EMI 的显著影响。在保证系统时钟不变的前提下，适当提高 VCO 输入频率（至 2MHz 左右）并降低倍频系数，可有效抑制高频谐波，改善电磁兼容性。开发者应根据具体应用需求，在性能与 EMC 之间做出权衡，并参考本文的配置策略进行优化。