📖 技术文库

STM32 / Arduino / RTOS / 嵌入式知识文章

全部 STM32 STM32 定时器 STM32 串口 STM32 ADC Arduino 入门 STM32 看门狗 STM32 I2C STM32 DMA STM32 低功耗 STM32 编码器 RTOS RTOS STM32 PWM 嵌入式 IO STM32 SPI STM32 中断 STM32 时钟 STM32 存储 Arduino 进阶 ESP32 WiFi 嵌入式协议 STM32 CAN STM32 USB STM32 RTC STM32 DAC STM32 GPIO STM32 传感器嵌入式架构 STM32 Boot 嵌入式调试 STM32 电机嵌入式 PCB ESP32 低功耗 STM32 寄存器嵌入式 C语言 STM32 架构 STM32 显示 STM32 外设嵌入式内存 STM32 工具 STM32 调试嵌入式稳定性嵌入式电源 STM32 安全嵌入式 RTOS 嵌入式存储 STM32 Bootloader STM32 协议 ESP32 物联网 ESP32 OTA ESP32 蓝牙嵌入式显示嵌入式驱动嵌入式电机 STM32 入门 RTOS 看门狗嵌入式 CAN 项目实战嵌入式控制嵌入式蓝牙嵌入式传感器嵌入式

展开全部分类 (54)

STM32H7 的 D-Cache 与 DMA 数据一致性：从 Cache 行对齐到 Clean/Invalidate 的实战配置

嵌入式 · 👁 34 阅读

STM32H7 的高性能得益于 Cortex-M7 的 D-Cache，但这也给 DMA 传输带来了数据一致性问题。本文深入剖析 Cache 行对齐、Clean 与 Invalidate 操作的原理，提供完整的实战配置步骤和代码示例，帮助开发者彻底解决 DMA 与 Cache 冲突，确保数据正确传输。

STM32H7 的 D-Cache 与 DMA 一致性：用 MPU 配置 Non-Cacheable 区域的正确姿势与踩坑记录

嵌入式 · 👁 27 阅读

STM32H7 的高性能离不开 D-Cache，但 DMA 与 Cache 共存时极易出现数据不一致。本文深入剖析 Cache 与 DMA 冲突的根源，详解 MPU 配置 Non-Cacheable 区域的正确步骤，提供完整代码示例，并分享实际调试中遇到的典型陷阱与解决方案，助你彻底搞定 H7 的数据一致性问题。

STM32H7 MPU配置不当导致以太网DMA描述符访问HardFault的排查与解决

嵌入式 · 👁 31 阅读

本文深入剖析STM32H7中因MPU配置错误导致以太网DMA访问描述符时触发HardFault的典型问题。从Cache一致性、MPU区域属性、DMA访问原理入手，给出完整的排查路径、配置步骤与代码示例，帮助开发者快速定位并修复此类隐蔽故障。

ESP32-S3 双核任务分配实战：把 WiFi 协议栈和实时控制分别钉在 Core0/Core1 的配置方法

嵌入式 · 👁 47 阅读

ESP32-S3 拥有两个 Xtensa LX7 核心，默认情况下 FreeRTOS 和 WiFi 协议栈会动态调度任务，导致实时控制任务可能被 WiFi 中断打断。本文从原理出发，讲解如何通过任务亲和力（Core Affinity）将 WiFi 协议栈固定到 Core0，将实时控制任务固定到 Core1，并给出完整的工程配置与代码示例，帮助开发者构建稳定、低抖动的嵌入式系统。

STM32定时器输入捕获测频率：溢出中断与捕获中断的竞态处理方案

嵌入式 · 👁 41 阅读

本文深入剖析STM32定时器输入捕获测频时，溢出中断与捕获中断并发引发的竞态问题。通过分析中断优先级、计数器溢出与捕获事件的时间窗口，提出一种基于“溢出计数快照+捕获值校验”的软件方案，并给出完整的C语言实现。方案可有效消除因中断嵌套或延迟导致的频率计算错误，适用于高精度测频场景。

STM32H7 的 D-Cache 与 DMA 数据一致性：地址对齐、Clean/Invalidate 顺序与实测踩坑

嵌入式 · 👁 41 阅读

STM32H7 主频高达 480MHz，内置 D-Cache 提升性能，却给 DMA 传输带来数据一致性挑战。本文深入剖析 Cache 与 DMA 冲突根源，详解地址对齐、Clean/Invalidate 操作顺序，提供完整可运行代码，并分享实测中遇到的典型陷阱与解决方案，助你彻底驯服 H7 的 Cache。

STM32H7 的 Cache 与 DMA 数据一致性问题：失效/回写操作的正确顺序与实测陷阱

嵌入式 · 👁 50 阅读

STM32H7 的高性能得益于 L1 Cache，但这也给 DMA 数据传输带来了缓存一致性问题。本文深入剖析 Cortex-M7 的 Cache 架构，详解 Clean/Invalidate 操作的正确顺序，提供完整的代码示例，并分享实测中容易踩坑的细节，帮助开发者彻底解决 DMA 与 Cache 冲突。

从裸机到 RTOS：用 SEGGER SystemView 定位任务切换抖动与优先级反转的实操方法

嵌入式 · 👁 58 阅读

裸机程序时序确定，但迁移到 RTOS 后常出现任务切换抖动、优先级反转等隐蔽问题。本文以 FreeRTOS 为例，讲解如何利用 SEGGER SystemView 实时记录任务调度事件，通过波形图量化抖动、捕获优先级反转现场，并给出完整的配置步骤、代码示例与避坑指南，帮助嵌入式开发者快速定位实时性缺陷。

STM32H7 的 D-Cache 与 DMA 一致性坑：用 MPU 配置 Non-Cacheable 区域的实战步骤

嵌入式 · 👁 45 阅读

STM32H7 高性能 Cortex-M7 内核带 D-Cache，能大幅提升数据访问速度，但 DMA 与 CPU 缓存不一致会导致数据错乱。本文剖析问题根源，给出用 MPU 配置 Non-Cacheable 区域的完整实战步骤，包含寄存器级配置、代码示例与避坑指南，帮你彻底解决 D-Cache 与 DMA 的冲突。

STM32H7 FMC同步模式NOR Flash突发读时序配置与实测校准

嵌入式 · 👁 42 阅读

本文深入讲解STM32H7 FMC同步模式下NOR Flash突发读时序的参数配置与实测校准方法。从同步突发读原理出发，详细分析CLK分频、数据延迟、保持时间等关键参数，给出CubeMX配置步骤与完整代码，并介绍基于示波器的实测校准技巧，帮助开发者解决高速读取时的数据错误问题。

用 DWT 的 CYCCNT 做无侵入式代码耗时测量：精度、溢出与多任务下的正确用法

嵌入式 · 👁 46 阅读

在嵌入式开发中，精确测量代码执行耗时对性能优化至关重要。本文介绍如何利用 Cortex-M 内核的 DWT 单元中的 CYCCNT 计数器实现无侵入式耗时测量，涵盖原理、配置步骤、完整代码示例，并深入分析精度、溢出处理及多任务环境下的正确用法，帮助开发者避开常见陷阱。

STM32H7 的 MPU 配置与 DMA 访问冲突排查：从 HardFault 到 Cache 一致性修复

嵌入式 · 👁 61 阅读

STM32H7 的高性能依赖 Cache 与 MPU，但这也让 DMA 访问变得棘手。本文从一次真实的 HardFault 入手，剖析 D-Cache 与 DMA 冲突的根因，讲解 MPU 配置、Cache 维护与链接脚本配合，给出可落地的代码示例与排查清单，帮你彻底解决数据错乱与总线异常。