## 一、晶振设计要点 晶振（Crystal）是MCU的心跳，其布局布线质量决定了系统时钟的精度和稳定性。 ### 1.1 布局原则 - 晶振及其负载电容应尽可能靠近MCU的XTAL引脚，距离一般控制在**5mm以内**，越近越好。 - 晶振下方**禁止走其他信号线**，特别是数字信号线，避免耦合干扰。 - 晶振区域的地平面应完整，建议在晶振下方铺地铜箔，并打**多个过孔**连接到主地平面，形成隔离环。 - 晶振本体远离发热元件（如LDO、功率MOSFET）和磁性元件（如电感），防止温频漂和电磁干扰。 ### 1.2 负载电容与接地 负载电容C1、C2的容值需根据晶振规格书计算，典型值为10~22pF。电容应分别靠近晶振的OSC_IN和OSC_OUT引脚，其接地端通过独立的过孔就近连接到地平面，避免共享过孔引入共阻抗耦合。 ### 1.3 晶振外壳处理 若晶振为金属外壳，建议将外壳接地（通过外壳焊盘或电容接地），以屏蔽外部噪声。但需注意不要形成地环路，通常直接连接到晶振附近的GND。 ## 二、去耦电容布置 去耦电容是为芯片提供瞬态电流、滤除电源噪声的关键。很多开发者只是按原理图放置，却忽略了物理位置的重要性。 ### 2.1 电源引脚去耦 - 每个电源引脚（VDD/VSS）都应放置**0.1μF的陶瓷电容**，且必须紧挨引脚放置，距离小于**1.5mm**，走线应短而粗。 - 对于大电流或高频应用，在电路板电源入口处放置**10μF以上的钽电容或电解电容**，用于低频储能。 - 建议在MCU背面也放置一个0.1μF电容，与正面电容并联，进一步降低高频阻抗。 ### 2.2 去耦电容的布线方式 正确做法是：从电源引脚引出短走线先到电容的电源端，再从电容的电源端引出到过孔；电容的地端同样通过独立过孔直接下到地平面。这样可以使高频电流环路面积最小。 ```c // 布局示意（俯视） // MCU引脚(VDD) --- 短走线 --- 0.1uF电容 --- 过孔电源层 // |--- 过孔地层 --- 地平面 ``` ## 三、关键走线规则 ### 3.1 晶振走线 - 晶振引脚到MCU的走线应短且直，避免过孔，如果必须换层，应使用**完整地过孔伴随**。 - 晶振信号线两侧应包地，并保持5mil以上的间距，形成屏蔽。 - 差分晶振（如USB晶振）应保持差分对等长、紧耦合，减少共模噪声。 ### 3.2 电源与地走线 - 电源走线应尽量宽，至少**1mm/A**（1A电流对应1mm线宽），避免压降过大。 - 地平面必须连续，不要在敏感区域（如晶振、模拟部分）开槽或分割。 - 模拟地和数字地建议采用**单点连接**，连接点选在ADC参考地附近。 ### 3.3 高速信号走线 - SPI、I2C等高速信号线（时钟线尤为关键）应避免直角走线，采用45°圆弧或圆弧过渡。 - 时钟信号走线离其他信号线至少3倍线宽，且不宜长距离平行。 - 对于微控制器，如果使用了外部RAM或闪存，地址/数据线应保持等长，控制线（如片选、读/写）时序严格匹配。 ## 四、验证代码示例 设计完成后，建议通过MCU的MCO引脚（Clock Output）输出时钟信号，用示波器观察波形质量。以下是基于STM32 HAL库的示例代码，输出主时钟到PA8引脚（MCO），用于验证晶振是否正常工作。 ```c #include "stm32f1xx_hal.h" void SystemClock_Config(void); int main(void) { HAL_Init(); SystemClock_Config(); __HAL_RCC_GPIOA_CLK_ENABLE(); __HAL_RCC_AFIO_CLK_ENABLE(); GPIO_InitTypeDef GPIO_InitStruct = {0}; GPIO_InitStruct.Pin = GPIO_PIN_8; GPIO_InitStruct.Mode = GPIO_MODE_AF_PP; GPIO_InitStruct.Speed = GPIO_SPEED_FREQ_HIGH; HAL_GPIO_Init(GPIOA, &GPIO_InitStruct); // 配置MCO输出：选择PLLCLK/2（即主频72MHz/2=36MHz） HAL_RCC_MCOConfig(RCC_MCO, RCC_MCOSEL_PLLCLK_DIV2, RCC_MCO_DIV1); while (1) {} } void SystemClock_Config(void) { RCC_OscInitTypeDef RCC_OscInitStruct = {0}; RCC_ClkInitTypeDef RCC_ClkInitStruct = {0}; RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSE; RCC_OscInitStruct.HSEState = RCC_HSE_ON; RCC_OscInitStruct.HSEPredivValue = RCC_HSE_PREDIV_DIV1; RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON; RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSE; RCC_OscInitStruct.PLL.PLLMUL = RCC_PLL_MUL9; HAL_RCC_OscConfig(&RCC_OscInitStruct); RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_HCLK | RCC_CLOCKTYPE_SYSCLK | RCC_CLOCKTYPE_PCLK1 | RCC_CLOCKTYPE_PCLK2; RCC_ClkInitStruct.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK; RCC_ClkInitStruct.AHBCLKDivider = RCC_SYSCLK_DIV1; RCC_ClkInitStruct.APB1CLKDivider = RCC_HCLK_DIV2; RCC_ClkInitStruct.APB2CLKDivider = RCC_HCLK_DIV1; HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_2); } ``` 测量要点：将示波器探头（10x档）接到PA8，应看到频率为36MHz的标准方波。若波形粗糙、抖动大，或频率偏差超过50ppm，则说明晶振布局或负载电容存在问题。 ## 五、注意事项 - 晶振的负载电容值并非越大越好，过大会导致起振困难、功耗增大；过小则频率偏高。务必按数据手册计算。 - 去耦电容的寄生电感比容值更重要，务必选择**0402或0603封装**、X7R或X5R材质的MLCC。 - 在PCB布局时，不要先布完所有信号线再考虑晶振，而应优先布置敏感电路，再布其他走线。 - 如果系统有多个地平面（模拟/数字），晶振、去耦电容的地必须属于数字地，且保证回流路径最短。 - 最后进行一次完整的DFM检查，确保晶振引脚焊盘、过孔和丝印不会影响装配，避免晶振被外壳压到导致断裂。 遵循以上设计规则，可显著提升单片机系统的可靠性和抗干扰能力。记住，PCB设计不是艺术，而是工程：每一毫亨、每一皮法、每一毫米走线都有其物理意义。