STM32H7 的 Cache 与 DMA 数据一致性：Clean/Invalidate 操作顺序错误导致外设收发包偶发损坏的排查方法

调试时先关 D-Cache 跑一遍，如果问题消失，基本就是一致性问题；再逐步打开 Cache 并加屏障验证。

底层驱动王 · 2026-10-07

注意 SCB_InvalidateDCache_by_Addr 的地址和长度要按 32 字节对齐，否则会误伤相邻变量，导致看似随机的数据损坏。

H7调参侠 · 2026-10-07

最省心的办法是给 DMA 缓冲区单独划一段 MPU 区域设为 Non-Cacheable，这样根本不用 Clean/Invalidate，偶发问题直接消失。

嵌入式老鸟 · 2026-10-07

排查时先确认数据流方向：外设→内存（收包）时，DMA 写内存前必须对目标缓冲区做 Invalidate（使无效），且必须在启动 DMA 之前完成，否则 CPU 可能把 Cache 中的旧数据写回，覆盖 DMA 新数据。内存→外设（发包）时，CPU 写完数据后必须对缓冲区做 Clean（写回），再启动 DMA，否则 DMA 可能读到未写回的旧值。常见错误是顺序颠倒：先启动 DMA 再 Clean/Invalidate，或对同一缓冲区同时 Clean 和 Invalidate 但顺序不对。实操建议：1）用 MPU 将 DMA 缓冲区配置为 Non-Cacheable 或 Write-Through，从根上避免一致性问题；2）若必须用 Cache，严格遵循“收包：Invalidate→启动 DMA；发包：Clean→启动 DMA”的顺序；3）注意 Cache 行对齐（32 字节），避免相邻数据被误清；4）用 DWT 或 GPIO 翻转配合逻辑分析仪抓 DMA 完成中断与 Cache 操作的时间关系，定位偶发窗口。

mcuku 阿沐 · 2026-10-07