STM32H7 的 D-Cache 与 DMA 数据一致性排查：从 Cache Line 对齐到 MPU 配置实战

STM32H7 系列凭借 Cortex-M7 内核和 480MHz 主频，成为高性能嵌入式应用的首选。但其 D-Cache（数据缓存）在提升性能的同时，也给 DMA 传输带来了严峻的数据一致性挑战。许多开发者都遇到过“DMA 传输正常但数据错乱”的诡异问题，根源往往在于 Cache 与 DMA 的协同不当。本文将深入剖析问题本质，并给出从对齐到 MPU 配置的完整解决方案。

一、为什么 D-Cache 会导致 DMA 数据不一致？

Cortex-M7 的 D-Cache 是写回（Write-Back）且写分配（Write-Allocate）的。当 CPU 访问数据时，数据被加载到 Cache Line（通常 32 字节）中。DMA 直接访问物理内存（SRAM/SDRAM），不经过 Cache。因此：

  • CPU 写数据后启动 DMA 发送：新数据可能还在 Cache 中未写回内存，DMA 读到的是旧数据。
  • DMA 接收数据后 CPU 读取：DMA 已将新数据写入内存，但 CPU 可能从 Cache 中读到旧数据。
  • Cache Line 对齐问题：若 DMA 缓冲区未按 32 字节对齐，清理/无效化操作可能影响相邻变量。

二、Cache 维护操作：Clean、Invalidate 与 Clean&Invalidate

针对不同场景，需正确使用以下 CMSIS 函数：

  • SCB_CleanDCache_by_Addr(addr, size)：将 Cache 中脏数据写回内存。用于 CPU 写 → DMA 读 场景。
  • SCB_InvalidateDCache_by_Addr(addr, size)：丢弃 Cache 内容，强制从内存重新加载。用于 DMA 写 → CPU 读 场景。
  • SCB_CleanInvalidateDCache_by_Addr(addr, size)：先写回再无效化。用于双向传输或不确定场景。

关键点：操作地址和长度必须按 32 字节对齐，否则会破坏相邻数据。

三、实战配置步骤

步骤 1：确保 DMA 缓冲区 32 字节对齐

使用 __attribute__((aligned(32))) 或 ALIGN_32BYTES 宏：

#include "stm32h7xx.h"

#define DMA_BUF_SIZE  256
ALIGN_32BYTES(static uint8_t dma_tx_buf[DMA_BUF_SIZE]);
ALIGN_32BYTES(static uint8_t dma_rx_buf[DMA_BUF_SIZE]);

步骤 2：在 DMA 传输前后维护 Cache

以 UART DMA 发送为例：

// 发送前：清理 D-Cache，确保数据写入内存
SCB_CleanDCache_by_Addr((uint32_t*)dma_tx_buf, DMA_BUF_SIZE);
HAL_UART_Transmit_DMA(&huart1, dma_tx_buf, DMA_BUF_SIZE);

// 接收完成回调中：无效化 D-Cache，确保 CPU 读到最新数据
void HAL_UART_RxCpltCallback(UART_HandleTypeDef *huart) {
    SCB_InvalidateDCache_by_Addr((uint32_t*)dma_rx_buf, DMA_BUF_SIZE);
    // 处理数据...
}

步骤 3：使用 MPU 配置将 DMA 缓冲区设为非缓存

更优雅的方案：通过 MPU 将 DMA 缓冲区所在内存区域配置为 Non-Cacheable，彻底避免一致性问题。

void MPU_Config_DMA_Region(void) {
    MPU_Region_InitTypeDef MPU_InitStruct = {0};
    HAL_MPU_Disable();

    // 假设 DMA 缓冲区位于 0x30000000 (SRAM1)，大小 64KB
    MPU_InitStruct.Enable = MPU_REGION_ENABLE;
    MPU_InitStruct.BaseAddress = 0x30000000;
    MPU_InitStruct.Size = MPU_REGION_SIZE_64KB;
    MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
    MPU_InitStruct.IsBufferable = MPU_ACCESS_NOT_BUFFERABLE;
    MPU_InitStruct.IsCacheable = MPU_ACCESS_NOT_CACHEABLE;
    MPU_InitStruct.IsShareable = MPU_ACCESS_SHAREABLE;
    MPU_InitStruct.Number = MPU_REGION_NUMBER0;
    MPU_InitStruct.TypeExtField = MPU_TEX_LEVEL0;
    MPU_InitStruct.SubRegionDisable = 0x00;
    MPU_InitStruct.DisableExec = MPU_INSTRUCTION_ACCESS_DISABLE;

    HAL_MPU_ConfigRegion(&MPU_InitStruct);
    HAL_MPU_Enable(MPU_PRIVILEGED_DEFAULT);
}

配置后，该区域所有访问都绕过 Cache，DMA 和 CPU 看到的内存完全一致，无需手动维护。

四、注意事项与常见陷阱

  • 对齐是底线：任何 Cache 维护函数的地址和长度必须 32 字节对齐，否则可能损坏其他变量。
  • 避免频繁维护：Clean/Invalidate 开销较大，建议用 MPU 将 DMA 区域设为 Non-Cacheable。
  • 多缓冲区场景：若使用多个 DMA 缓冲区，确保每个都独立对齐，并分别维护。
  • 中断中调用：Cache 维护函数可在中断中调用，但注意执行时间。
  • 调试技巧：若怀疑 Cache 问题，可临时关闭 D-Cache（SCB_DisableDCache()）验证，但会牺牲性能。
  • MPU 配置顺序：先禁用 MPU，配置区域，再启用。注意区域编号和优先级。

五、总结

STM32H7 的 D-Cache 与 DMA 数据一致性问题，本质是缓存与直接内存访问的视角差异。通过 32 字节对齐 + 正确的 Cache 维护函数 可解决大部分问题；而 MPU 配置 Non-Cacheable 区域 则是更彻底、高效的方案。实际项目中，建议将 DMA 缓冲区统一放在 MPU 管理的非缓存区域，既保证数据一致性，又避免手动维护的遗漏风险。掌握这些技巧，你就能在 STM32H7 上放心驰骋高性能应用了。